

elinx 软件使用教程

中科亿海微电子科技（苏州）有限公司

2022 年 11 月

目录

一	软件的使用	1
1.1	建立工程	1
1.2	打开工程	6
1.3	建立工程编译文件	7
1.4	程序烧写	14
1.4.1	JTAG Download 模式	15
1.4.2	FLASH 下载模式	18
二	Debug 的使用	23
三	I/O Planing	31
四	elinx 软件和 modelsim 联合仿真	34
4.1	Simulation 设置	34
4.2	添加仿真文件	36
五	时序约束	39

一 软件的使用

软件的使用主要针对工程的建立、打开已有的工程和编译文件的创建；若需打开已有的工程，可直接跳过 1.1 即可。

1.1 建立工程

1.1.1 首先双击 eLinx 软件进入到软件的主界面。




图 1-1 软件主界面

1.1.2 创建工程

方法一：点击 Quick Start 界面中的 Create Project 的选项




图 1-2 工程的打开或创建

方法二：在菜单栏选项中，点击 File-Project-New 创建新的工程。




图 1-3 菜单栏工程的创建或打开

1.1.3 创建工程后进入以下界面，点击 Next。




图 1-4

1.1.4 在以下界面 Project name 栏输入工程的名字，在 Project location 栏选择安装

工程的路径，Create project subdirectory 选项来确定需要不需要为工程路径创建一个子目录，一般都需要勾选上。然后，点击 Next。




图 1-5

1.1.5 进入以下界面，其中：

RTL Project: 将会创建一个工程，它可以添加源文件，创建 IP，运行 RTL 分析、综合、实现、码流生成等。

Post-synthesis Project: 将会创建一个网表文件工程，也可以进行综合、实现、码流生成等。

Do not specify sources at this time: 选项来确定您需要不需要在创建工程时就添加源文件或约束文件，如果勾选上，则不会在创建时添加源文件和约束文件(点击下一步时就不会出现添加源文件窗口，而是会直接到器件选择窗口)，但您可以在后面介绍的工程 Source 窗口右键菜单添加。

选择 RTL Project，并选中 Do not specify sources at this time,点击 Next。




图 1-6

1.1.6 以下界面可以选择准备使用的芯片，点击 Next。

其中，Family 下拉框表示可用的系列；Package 下拉框表示可用的封装 (Customized eFPGA 没有 Package 值)；Available devices 列表显示了 Family 系列下封装是 Package 的可供选择的所有 devices，并且显示了对应 device 的一些资源信息。




图 1-7

本步骤下需要检查用户使用芯片，若使用的是 eHiChip6 系列的 EQ6HL130LL-2CSG484 封装芯片时，需注意该型号批次，2146 批次（不含）之前的芯片需选择 CSG484 封装，如上图红框所示；如果是 2146 批次（含）之后的芯片需要选择 CSG484-H 封装，如下图红框所示。




图 1-8

芯片产品批次号查看位置见芯片丝印，如下图红框内



图 1-9

1.1.7 进入下面界面，点击 Finish。




图 1-10

1.2 打开工程

打开软件之后，会进入以下 Quick Start 主界面，在 Quick Start 页面，打开工程有三种方法：

方法一：点击 Quick Start 处的 Open Project，在弹出的选择工程对话框中，选择.epr 类型的文件，即可打开相应工程；




图 1-11

方法二：Recent Projects 列表中，点击一个最近打开的工程，即可打开相应工程。




图 1-13

或者在 Quick Start 主界面，Recent Projects 栏下打开。




图 1-14

方法三: 在 eLinux Tcl Console 窗口输入框中输入命令“open_project 工程 epr 全路径”，然后回车，即可打开相应工程。

1.3 建立工程编译文件

新建工程完成后，将会进入以下界面：




图 1-15

(1)、标题显示了当前打开工程名称和所在目录



图 1-16

(2)、A 区域是 Flow Navigator,它包含了 eLinx EDA 工具的整个流程: Project manager、Simulation、Synthesis、Implementation、Program and debug。

(3)、B 区域是工程所有文件显示窗口,分为三个部分: 工程源文件 Design Sources、约束集合 Constraints、仿真源文件集合 Simulation Sources。

(4)、C 区域是属性展示窗口,它可以展示文件、各个 runs、I/O Port、Package Pin 等等的属性。

(5)、D 区域是主要工作区域,打开的文件、I/O Planning、Floor Planning 等等窗口都会显示在这个区域。

(6)、E 区域包含了 Tcl Console、Log、Reports、Design Runs、Messages 等窗口。

(7)、F 区域显示了当前 run 的当前状态。

(8)、G 区域显示了当前的流程类型,有 Classic Flow 和 Evaluation Flow 可供选择

1.3.1 进入主界面之后双击 Flow Navigator 栏 Add Sources 来添加源文件。




图 1-17

1.3.2 选中 Add or create design sources, 点击 Next。




图 1-18

1.3.3 点击 Create File, 在 File type 栏选择使用的硬件语言, 在 File name 栏输入源文件名字点击 OK, 点击 Finish。(其中: Copy sources into project 表示添加的源文件是否需要拷贝到工程源文件目录中)




图 1-19




图 1-20




图 1-21

1.3.4 在 Sources 栏找到创建的.v 或.vhd 文件并双击，即可编辑自己的程序，当创建多个源文件时，可以右击需要设置为头文件的文件，点击 Set As Top 来设置为顶层文件。




图 1-22




图 1-23

1.3.5 当程序编写完成后点击保存开始综合，点击 Run Synthesis，在主界面可以查看是否出现错误。




图 1-24

若在编译过程中，出现报错，点击报错数量，即可查询错误信息




图 1-25

1.3.6 综合完成之后开始绑定管脚，点击 Tools/ IO Planning。




图 1-26

1.3.7 这里下面可以进行管脚的绑定，同时可以清晰的看到管脚绑定的情况，点击保存。




图 1-27

1.3.8 点击 Run Implementation，进行布局布线。




图 1-28

1.3.9 没有报错即可生成 bit 流下载到芯片里，点击 **Generate Bitstream** 生成码流。




图 1-29

1.4 程序烧写

(1) 码流生成之后，双击 **Open Target** 准备下载到芯片里。




图 1-30

(2) 这里可以在 **Mode** 栏选择 **JTAG** 或 **FLASH** 下载模式。根据不同的下载模式需要选择不同的文件。

①、JTAG Download 模式: 使用 USB JTAG 下载码流数据到 FPGA 中。(注: 断上电后, 需重新下载程序)

②、Flash 模式: 把码流数据写入 Flash。(注: 断上电后, 会自动从芯片中加载已下载好的程序)




图 1-31

1.4.1 JTAG Download 模式

(1) 在 Mode 栏, 选择 JTAG Download 下载模式




图 1-32

(2) 如下图所示，当选择 JTAG 下载模式时，点击 Add File，选择生成的码流文件，文件后缀名为.jpsk 文件。




图 1-33

(3) 当选择好下载模式和添加好要加载的文件后，如下图所示（注：系统芯片器件型号为 EQ6HL130）




图 1-34

(4) 本例程所选择的芯片器件型号为 EQ6HL45，需对芯片器件型号进行选

型，在 Device 栏，选择下拉框选择对应的器件型号。




图 1-35

(5) 选择对应的芯片后，并在后面的小方框内打勾，点击 **Start** 即可下载到芯片里。




图 1-36

(6) 如图所示，当我们下载成功后会弹出窗口进行提示，表示你已经成功下载到芯片里。




图 1-37

1.4.2 FLASH 下载模式

(1) 选择 FLASH 下载模式后，如下图所示。




图 1-38

(2) 当 Mode 选择了 Flash 时，Flash 栏中的设置才有效，如下图所示：




图 1-39

只勾选 Program 表明直接下载码流到 Flash, 只勾选 Erase, 表明只擦除 Flash, 勾选 Program 的同时也勾选上 Erase, 表明先擦除 Flash 中的数据再下载码流到 Flash。

Address type 是 flash 寻址模式, 有 3byte 和 4byte 两个选项。

Flash-WR-CMD 是 Flash 的写命令格式, 有 0x02 和 0x12 两个选项。

Write flash gap 是连续两次写 flash 的时间间隔, 默认值依据不同芯片类型而不同。

HighSpeed 是快慢速下载, 默认不勾选是慢速。

Multiboot 是多重启动选项。

Psk multiboot 指是否指定 psk 多重启动地址。

Update address 是升级地址。

Golden address 是黄金地址。

(3) 当选择 FLASH 下载模式时, 注意选择文件后缀名为 xxx_comp.psk 的文件。




图 1-40

(4) 本例程所选择的芯片器件型号为 EQ6HL45，需对芯片器件型号进行选择，在 Device 栏，选择下拉框选择对应的器件型号。




图 1-41

(5) 选择对应的芯片后，并在后面的小方框内打勾，点击 Start 即可下载到芯片里。




图 1-42

(6) 如图所示，当我们下载成功后会弹出窗口进行提示，表示你已经成功下载进芯片里。




图 1-43

(7) 需要注意的是，如图所示，当我们已经选定一种模式（如 JTAG 模式），需要变换为另一种下载模式时，需要选中已经添加进去的文件然后点击 **Delete** 选项删去文件，然后在 **Mode** 栏更换下载模式重新添加文件。




图 1-44

二 Debug 的使用

2.1 首先对软件进行综合，上面已经介绍过。

2.2 综合完成之后，进行 Debug 有两种打开方式：

(1) 从 Flow Navigator 窗口的 SYNTHESIS --> Set Up Debug 可以打开。




图 2-1

(2) 从菜单 Tools-->Set Up Debug 可以打开。




图 2-2

2.3 进入如下界面，点击 Next。




图 2-3

2.4 然后点击左上角加号，即可开始添加信号。

Nets 列表包括 3 列：Name、ClockDomain 和 Probe Type，其中 Probe Type 只有一个可选值：Data and Trigger。

主窗口展示的是待添加或已添加到 Debug 中的 Nets。以树形列表展示，右下角为已添加和待添加 Nets 的总数。如果没有添加 Nets 则 Next 按钮不可点。

注：不能添加已选择的 clock 的 net。




图 2-4

2.5 点击左上角的 Search 按钮，即可找到所有的信号，可以根据自己的需求进行添加，选中信号之后，点击中间红框内的按钮，进行信号的添加，添加完成之后点击 Insert 按钮。**注意！这里的时钟信号 clk 不能添加。**




图 2-5




图 2-6

加入到 Nodes Found 列表的信号在 Matching Nodes 窗口中高亮。




图 2-7

Options 内的 Filter 下拉框包含:All、Pins:input、Pins:inout、Pins:output、Registered、

Combinational。选择 Filter 以后需要再点击 Search 按钮，进行筛选。

点击 Insert 将 Nodes Found 中所有的信号添加到主窗口中。

点击 Close 关闭该窗口，之前主窗口中的信号列表不变。

2.6 然后为信号添加时钟域，右键红色区域，可同时选中多跟信号添加时钟域，点击 Next。




图 2-8

Select Clock Domain 窗口内会列出该电路所有的 clock，选中一个点击 ok，作为该信号的触发时钟域。并在主窗口的 ClockDomain 列显示。




图 2-9




图 2-10

说明：对于某些网表中的反向信号，如果直接使用 Debug 工具抓取出来的数据是反向的，软件中作了处理，会自动显示添加到上图窗口中的反向信号，且下面用红色字体作了说明，如上图信号名称前面有选择框的信号。用户可以自行决定是否再做一次反向。如果用户没有选择反向的信号，信号名称前面则没有选择框，下面也不会有红色字体说明。




图 2-11

2.7 这里可以根据自己的需求选择数据深度，点击 Next、点击 Finish。




图 2-12




图 2-13

2.8 添加好 debug 之后重新进行布局布线、码流生成，然后使用 JTAG，模式进行下载，下载完成之后，进入主界面依次点击 Window/dashboard/new dashboard。





图 2-14

2.9 点击 OK 即可进入 debug 界面。



图

2-15




图 2-16

2.10 右下角可以设置想要抓取的信号，我们这里要抓取的信号为 0000，然后点击左上角的三角形按钮，我们可以看到已经抓到了我们想要的信号 0000。




图 2-17

三 I/O Planing

3.1 打开方式

(1) 选择 Tools→I/O Planning;




图 3-1

(2) 从菜单项 Layout 选择 I/O Plannig




图 3-2




图 3-3

IOPlanning 的主要功能是，为端口指定管脚。窗体包括三部分：

(1) **Package:** 芯片管脚图，显示芯片中不同管脚信息

(2) **Properties:** 属性窗口，显示选中部分的属性（I/O BANK、PACKAGE PIN、I/O PORT）

(3) I/O Ports: 端口窗口，设置指定端口的信息

3.2 I/O Ports

Ports 来源于添加的 input、output、inout 的端口。





图 3-4

表 3-1 I/O 端口窗口展示所有用户电路的端口信息

名称	含义
Name	端口名称
Direction	输入输出类型
PackagePin	端口所在的管脚名称
Fixed	是否指定完成
Bank	端口所在的 Bank 编号
I/O Std	管脚的电平标准
Vcco IO	电压
Vref	展示 VREF Pin
Drive Strength	电流
Slew Type	低摆率使能
Pull Type	弱上拉使能
Enable Open Drain Output	开漏输出使能
Fast Input Register	输入寄存
Fast Output Registe	输出寄存
Fast Output Enable Register	输出使能寄存
On Chip Resistor、Decrease Input Delay to Input Register	设置管脚寄存输入延时（0-44）
Decrease Input Delay to Internal Cells	设置管脚组合输入延时（0-44）
Decrease Output Delay	设置管脚寄存输出延时（0-19）

在绑定管脚时，选择相应的 PackagePin 双击进行管脚绑定。例按键 3 使用时的管脚为 N2。



Name	Direction	Package Pin	Fixed	Bank	I/O Std	Vcco	Vref	Drive Strength	Slew Type
key[0]	IN	F1	☐	3	3.3V LVTTTL(default)		C1	0	☒
key[1]	IN	F2	☒	3	3.3V LVTTTL(default)		C1	0	☒
key[2]	IN	N2	☒	3	3.3V LVTTTL(default)		M5	0	☒
key[3]	IN	N1	☒	3	3.3V LVTTTL(default)		M5	0	☒
led[0]	OUT	N10	☒	3	3.3V LVTTTL(default)		C1	12	☒
led[1]	OUT	N12	☒	3	3.3V LVTTTL(default)		C1	12	☒
led[2]	OUT	N14	☒	3	3.3V LVTTTL(default)		C1	12	☒
		N15							
		N16							

图 3-5

四 elinx 软件和 modelsim 联合仿真

4.1 Simulation 设置

(1) 将 modelsim、elinx 软件安装好（这里要特别注意 modelsim 和 elinx 的安装路径）。

(2) 打开 elinx 软件随便打开一个工程，进入主界面，双击 Settings。




图 4-1

(3) 点击进入 3rd party simulators 部分，然后点击 ...，选择 modelsim 安装路径下的 win64 文件夹；或者直接将已复制的 modelsim 安装路径复制进框内（例：E:/modelsim/programer/win64）。




图 4-2

(4) 点击 Simulation，在 Simulation Library Location 栏添加库路径，可以点击 Add 添加（例：C:/Program Files (x86)/eHiWay/eLinX2.0/Simulation/elinx_lib），添加完之后点击 ok 即完成绑定。




图 4-3

4.2 添加仿真文件

(1) 选中 Source 窗口中的 Simulation Sources 节点，右键选择 Add Sources 或者 Edit Simulation Sets... 菜单，都可以打开 Add Sources 窗口（当然也有其他方法可以打开 Add Sources 窗口），如下图示：




图 4-4




图 4-5

(2) 点击 Next，即进到 Add or Create Simulation Sources 页面，如下图示：




图 4-6

Add Files 按钮是添加已有的仿真文件，Create File 按钮是新建仿真文件。这里我们选择

Create File，新建一个仿真文件。点击后，会弹出 Create Simulation File 对话框窗口，如下图示：




图 4-7

对话框中 **File name** 输入仿真文件的文件名，**Module** 默认选择的是顶层文件所在的模块。点击 **OK**，点击 **Finish**。在 **Simulation Sources** 中就出现了定义好的仿真文件，打开这个文件根据设计进行编辑，保存，即可完成仿真文件的添加。

(3) 据工程内容编写好仿真文件，点击保存，双击 **Run Behavioral Simulation**，即可进行仿真。



图 4-8

五 时序约束

5.1 完成 HDL 设计和综合




图 5-1

5.2 选择 Edit timing Constraints，并双击；再选择 Create clock，并双击。




图 5-2

5.3 配置 PLL 输入时钟，Clock Name：可以任意起一个名字，尽量便于理解，点击 Source Objects 后面的三个点。




图 5-3

依次如图操作




图 5-4




图 5-5




图 5-6

5.4 确认时钟约束成功后，可进行布局布线（Implementation）。




图 5-7

5.5 打开时序报告。




图 5-8

分析时序报告可知，此例程最高频率可达 238MHz。




图 5-9

如有需求，还可详细分析每条路径的建立/保持时间，可以观察影响时序的关键路径。有助于修改设计和手动布局布线，进一步改善时序。




图 5-10